



# 

(43) 国際公開日 2004 年1 月29 日 (29.01.2004)

**PCT** 

(10) 国際公開番号 WO 2004/010741 A1

(51) 国際特許分類7: H05B 33/26, 33/10, 33/14, G09F 9/30

(21) 国際出願番号:

PCT/JP2003/008835

(22) 国際出願日:

2003年7月11日(11.07.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2002-215476 2002年7月24日(24.07.2002) JP

(71) 出願人(米国を除く全ての指定国について): 日本電気 株式会社 (NEC CORPORATION) [JP/JP]; 〒108-8001 東京都港区 芝五丁目7番1号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 池津 勇一 (IKETSU,Yuichi) [JP/JP]; 〒108-8001 東京都 港区 芝 五丁目7番1号日本電気株式会社内 Tokyo (JP). 井村 裕則 (IMURA, Hironori) [JP/JP]; 〒108-8001 東京都港 区芝五丁目7番1号日本電気株式会社内 Tokyo (JP).

(74) 代理人: 宮崎 昭夫, 外(MIYAZAKI,Teruo et al.); 〒 107-0052 東京都 港区 赤坂 1 丁目 9番 2 0号 第 1 6 興和ビル 8 階 Tokyo (JP).

(81) 指定国(国内): CN, KR, US.

(84) 指定国(広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).


#### 添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。


(54) Title: ACTIVE MATRIX ORGANIC EL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF

(54) 発明の名称: アクティブマトリクス有機EL表示装置及びその製造方法



(57) Abstract: An active matrix organic EL display device includes pixels each having an organic EL element (7a) and a pixel circuit (3) including a polysilicon TFT for controlling the organic EL element (7a) arranged adjacently in each of areas partitioned into a matrix shape by a data line (12) and a gate line (11) intersecting each other. The organic EL element (7a) has a cathode (7) arranged at least in a region excluding a space above the polysilicon TFT. The cathode (7) is arranged continuously over two or more adjacent pixels in the direction of the gate line (11).

(57) 要約: 本発明のアクティブマトリクス有機EL表示装置は、互いに交差するデータ線12及びゲート線11によってマトリクス状に区画された領域ごとに、有機EL素子7aと該有機EL素子7aと 制御するためのポリシリコンTFTを服務画素回路3とが隣接して配置された画素が形成されたものであって、有機EL素子7aの陰極電極7が、少なにとも上記ポリシリコンTFT上の領域を除く領域に設けられている。陰極電極7は、ゲート線11の方向に隣接する2以上の画素にわたって連続して設けられている。



### 明細書

## アクティブマトリクス有機EL表示装置及びその製造方法

## 技術分野

本発明は、有機エレクトロルミネッセンス(EL:Electro Luminescence)表示装置及びその製造方法に関し、特に、能動素子としてポリシリコン薄膜トランジスタ(TFT:Thin Film Transistor)を用いるアクティブマトリクス有機エレクトロルミネッセンス表示装置及びその製造方法に関する。

## 背景技術

従来、薄型で軽量の平面型表示装置として、液晶表示装置が一般に用いられてきた。しかし、液晶表示装置には、液晶の配向方向によって透過光を制御するため、視野角が狭く応答特性が悪いといった問題がある。そこで、最近では、視野角が広く、応答特性の良いアクティブマトリクス有機EL表示装置が注目を浴びている。有機EL素子は、電界を印加することにより、陽極より注入された正孔と陰極より注入された電子の再結合が生じ、その再結合エネルギーにより蛍光性物質が発光する、という原理を利用した自発光素子であるため、視認性に優れており、また、バックライト光源を使用しないために、消費電力を低減することができることから、特に携帯電話等の携帯端末機器の表示装置として期待されている。

アクティブマトリクス有機EL表示装置では、有機EL素子自体の発光効率を 高めるために、正孔注入層/正孔輸送層/発光層/電子輸送層等の積層構造体に おける発光層への正孔の注入効率や再結合により生成する励起子の生成効率等を 改善することが求められる一方で、表示装置としての表示品位を向上させるため には、能動素子として設けるTFTの特性や回路の応答性等を向上させることが 求められる。


上記TFTとしては、従来はアモルファスシリコン膜を用いたアモルファスシ

リコンTFTが主流であったが、最近では、TFTの特性向上を図るためにアモルファスシリコン膜よりも電界移動度の高いポリシリコン膜を用いたTFT(以下、ポリシリコンTFTと略す。)の開発が進められている。ポリシリコンTFTでは、アモルファスシリコン膜を結晶化する処理が必要であり、そのプロセスとしては、電熱炉を用いて600℃程度の高温で結晶化を行う高温プロセスと、レーザ光や赤外光等を用いて300℃程度以下の低温で結晶化を行う低温プロセスとがある。

高温プロセスでは、LSI (Large Scale Integration) 技術を利用して熱酸化ゲート絶縁膜を形成することができ、熱酸化ゲート絶縁膜とポリシリコンとの界面特性が安定しているため、TFTの特性のばらつきを抑えることができるという利点があるが、結晶化処理の温度が高いために、ガラスやプラスチック等の基板を用いる表示装置に適用することはできない。従って、アクティブマトリクス有機EL表示装置では、通常、レーザアニール法やランプアニール法で結晶化処理を行う低温プロセスが用いられる。

以下、上記低温プロセスにより形成されたポリシリコンTFT(以下、低温ポリシリコンTFTと略す。)を備えるアクティブマトリクス有機EL表示装置について説明する。図1aは、特開2001-318628号公報に記載されている従来のアクティブマトリクス有機EL表示装置の構造を模式的に示す平面図、図1bは、図1aの線B-B′による断面図である。また、図2aから図2e、図3aから図3d及び図4aから図4cはアクティブマトリクス基板の一連の製造手順を示す工程断面図であり、図5は、アクティブマトリクス有機EL表示装置の等価回路図である。

はじめに、図2a~図4cを用いて上記公報記載のアクティブマトリクス基板の製造工程について概説する。まず、ガラス基板100上に下地膜101を形成した後、アモルファスシリコンを成膜して、レーザアニール法、ランプアニール法等を用いてポリシリコン膜102を形成する(図2a参照)。次に、ポリシリコン膜102上にシリコン酸化膜からなる保護膜103を形成し、その上にレジ



ストマスク104を形成し、そのレジストマスク104を介してリン又は砒素等のn型不純物を添加してn型不純物領域105を形成した後、レーザアニール法等により、添加した不純物を活性化する(図2b及び図2c参照)。次に、ポリシリコン膜102を部分的に除去して島状の活性層106~109を形成した後、ゲート絶縁膜110を介して、ゲート電極111~114と、ソース配線115、電流供給線116を形成する(図2d及び図2e参照)。

次に、ゲート電極 $111\sim114$ をマスクとして、自己整合的にリン等のn型不純物を添加して不純物領域 $117\sim124$ を形成した後、レジストマスク125を用いて部分的にリン等のn型不純物を添加して高濃度にリンを含む不純物領域 $126\sim130$ を形成する(図3a及び図3b参照)。次に、レジストマスク131を用いて部分的にボロン等のp型不純物を添加して高濃度にボロンを含む不純物領域 $132\sim135$ を形成する(図3c参照)。そして、レジストマスク131を除去することで、ポリシリコンTFT等の回路子素子を得る(図3c参照)。

次に、ポリシリコンTFTを含む回路素子上に第1層間絶縁膜136を形成し、レーザアニール法やランプアニール法を用いて不純物元素を活性化した後、第2層間絶縁膜137を形成し、第1層間絶縁膜136、第2層間絶縁膜137、ゲート絶縁膜110を貫通し、不純物領域に達するコンタクトホールを形成する。そして、各コンタクトホール内を金属で埋設し、パターニングして配線138~145を形成した後、接続電極141に接する画素電極146を形成する(図4a及び図4b参照)。

なお、上述した図2aから図4bまでの工程は、アクティブマトリクス液晶表示装置などで用いられる低温ポリシリコンTFT製造技術と変わるところはなく、アモルファスシリコン層を形成しアニールによりポリシリコンを形成するポリシリコン形成技術、n型TFT及びp型TFTを形成するための不純物注入技術、A1などの導電膜並びに酸化シリコン及び窒化シリコンからなる絶縁膜形成技術、これらの膜形成領域や注入領域を限定するためのレジスト膜形成技術、並びに形



成膜不要領域を除去するエッチング技術などの応用により実現することができる。 画素電極146の形成後、図4cに示すように、第3層間絶縁膜147を形成 する。このとき、有機EL素子を構成する積層構造は、陽極及び陰極を除いた厚 みは80nmから200nm、陰極の厚みは30nmから300nm程度と薄く、 形成膜の段差切れを防止するために、有機EL素子形成前に急峻な形状をカバー し、段切れ防止のためにエッジをテーパ状に加工する。このテーパ形状の第3層 間絶縁膜147の形成後、各々の画素の所望領域に有機EL層148を蒸着技術 により形成し、続けて陰極149、保護電極150を形成する。最後に、有機E L層148を保護するパッシベーション膜151を形成することによりアクティ ブマトリクス有機EL表示装置が得られる。

上記方法で形成されたアクティブマトリクス有機EL表示装置は、図5の等価回路に示すように、行方向に配置されたゲート配線145と列方向に配置されたソース配線115及び電流供給線116とで囲まれる画素内に、ゲート配線145及びソース配線115に接続されたスイッチング用TFT202と、有機EL層148を画素電極(陽極)146と陰極149(図4c参照)とで挟み込んで形成した発光素子204と、ソース/ドレインの一方が保持容量207を介してスイッチング用TFT202のドレインに、他方が発光素子204の陽極に接続された制御用TFT203とを形成した構造になっており、発光素子204の陰極149は全ての画素で共通となっている。このように陰極電極が表示領域全面の単一電極構造で良いのは、各画素へのアドレスがロウドライバ及びカラムドライバからの配線により選択でき、陰極149は単なる電源供給電極でしかないからである。

図1 a に示すように、基板 4001上に上記の等価回路で示した画素をマトリクス状に配列して画素部 4002を形成し、さらに行方向及び列方向の端部にゲート側駆動回路 4003を配置した後、第1シール材 4101及び第2シール材 4104でシールする。シールの際に、引き出し線である配線 4005を形成し、この配線 4005にFPC(フレキシブルプリ



ント回路)4006の一端を接続する。こうして得られた有機EL表示装置では、図1aのB-B'線における断面(外部との接続部分、ソース側駆動回路4003の一部、画素部4002の一画素の断面)を表す図1b及び図4cから分かるように、陰極電極(図4cの陰極149及び保護電極150、図1bの陰極4305に該当する。)は、画素がマトリクス状に配列された表示領域全面、つまりポリシリコンTFTを含む画素回路や、ロウドライバ及びカラムドライバと画素回路とを接続する配線上にも形成される。

上述したような有機EL素子を構成する陰極電極が表示領域全面に単一電極として形成される従来のアクティブマトリクス有機EL表示装置の構造では、以下に示す2つの問題点がある。

第1の問題は、陰極電極が表示領域全面、すなわち、ロウドライバ及びカラムドライバと画素回路を接続する配線上にも形成されるため、この配線と陰極電極との間に容量が生じ、この容量により、配線上を伝搬する信号に遅延を生じるということである。このように信号の遅延が生じると、フレーム周波数が制限されることになり、高速動画対応可能なアクティブマトリクス有機EL表示装置を実現することが困難になる。また、上記容量を持った配線に信号を送ることは、電力消費の面でも不利であり、低消費電力化の妨げとなってしまう。

第2の問題点は、陰極電極を形成するための蒸着工程において、蒸着源に電子 ビーム蒸着源を用いることができないということである。この点について、以下 に具体的に説明する。

蒸着成膜工程は、被膜材料を真空中で加熱蒸発させ、基板上にその被膜材料を被覆させる技術であり、被膜材料の加熱方法は多く存在するが、電子ビーム蒸着源が一般の量産設備において多く用いられている。その理由は、他の蒸着源に比べ、被膜材料飛散角度が安定しており良質な蒸着膜が実現できること、スプラッツが発生しにくく膜の均一性に優れていること、及び被膜材料の充填が容易であり、メンテナンスを多く必要とせず、設備の稼働率が高いことなどによる。

ところが、従来のアクティブマトリクス有機EL表示装置の陰極電極の形成を、




電子ビーム蒸着源を具備する蒸着装置を用いて行うと、陰極電極が表示領域全面、 すなわち、ポリシリコンTFT上にも形成されるため、電子ビーム蒸着源から発 生した特性X線によりポシシリコンTFTの閾値電圧Vtが変化したり、リーク 電流が増加したり、オン電流が減少したりする等の特性劣化が生じることが明ら かになった。

図6に、ポリシリコンTFTにX線を照射した場合の特性変化の実験結果を示す。図6において、横軸はゲート電圧、縦軸はドレイン電流を示す。この図6から分かるように、X線被爆によりポリシリコンTFTの特性はpch-TFT、nch-TFTともマイナス側(図面に向かって左側)にシフトする。このゲート電圧のシフトにより正常にTFTを動作させることができなくなり、スジやムラのない高画質の表示装置を実現することができなくなってしまう。

上記のポリシリコンTFTのゲート電圧の変動は、ポリシリコンTFTのゲート絶縁層内にトラップ準位が生じることが原因と考えられる。しかし、従来のポリシリコンTFT、特に低温プロセスを用いて製作したポリシリコンTFTでは、マトリクス状に形成した各々のTFTの特性やその均一性が十分でなかったため、特性X線の影響を明確にすることができなかった。本願の発明者等は、低温ポリシリコンTFT製造技術に改良を加え、特性及び均一性に優れたポリシリコンTFTの製造を可能としたことにより、特性X線の影響を明確にすることができた。この電子ビーム蒸着の特性X線と低温ポリシリコンTFTのゲート電圧の変動との詳細な関係は、本願の発明者等が見出した新規な事実である。

以上説明したように、従来のアクティブマトリクス有機EL表示装置では、陰極電極が表示領域全面、すなわち、ロウドライバ及びカラムドライバと画素回路を接続する配線上やポリシリコンTFT上にも形成されるため、配線と陰極電極との間に生じる容量による信号遅延の問題や、電子ビーム蒸着の際の特性X線によるポリシリコンTFT特性の劣化の問題を引き起こしてしまい、その結果、高速応答性、高品位の表示装置を実現することができなくなってしまうという問題があった。



本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、製造工程を複雑化することなく、配線一陰極電極間の容量による信号の遅延やポリシリコンTFTの特性劣化による表示品位の低下を防止することができるアクティブマトリクス有機EL表示装置及びその製造方法を提供することにある。

### 発明の開示

上記目的を達成するため、本発明のアクティブマトリクス有機EL表示装置は、 互いに交差する複数のデータ線及び走査線によってマトリクス状に区画された領域ごとに、有機EL素子と該有機EL素子を制御するためのポリシリコンTFT とが隣接して配置された画素が形成されるアクティブマトリクス有機EL表示装置において、前記有機EL素子の陰極電極が、少なくとも前記ポリシリコンTF T上の領域を除く領域に設けられている。

上記の場合、前記陰極電極は、前記データ線方向又は走査線方向に隣接する2 以上の画素にわたって連続して設けてもよい。

また、前記有機EL素子は発光領域を含み、前記陰極電極は、前記隣接する2 つ以上の画素の前記発光領域を囲む、または、覆うように形成してもよい。

さらに、前記陰極電極は、前記ポリシリコンTFT上の領域を除く領域で、かつ、前記画素の領域を区画するデータ線及び走査線のいずれか一方の配線上の領域を除く領域に設けてもよい。

さらに、前記陰極電極は、前記一方の配線方向に隣接する2つ以上の画素にわ たって連続して設けてもよい。

さらに、前記有機EL素子は発光領域を含み、前記陰極電極は、前記隣接する 2つ以上の画素の前記発光領域を囲む、または、覆うように形成してもよい。

また、本発明の他のアクティブマトリクス有機EL表示装置は、互いに交差する複数のデータ線及び走査線によってマトリクス状に区画された領域ごとに、有機EL素子を含む画素が形成されるアクティブマトリクス有機EL表示装置であって、前記有機EL素子の陰極電極が、少なくとも前記画素の領域を区画するデ



ータ線及び走査線のいずれか一方の配線上の領域を除く領域に、該一方の配線方向に隣接する2つ以上の画素にわたって連続して設けられている。

上記の場合、前記有機EL素子は発光領域を含み、前記陰極電極は、前記隣接 する2つ以上の画素の前記発光領域を囲む、または、覆うように形成してもよい。

上述したいずれかの発明において、前記陰極電極と前記ポリシリコンTFTが 形成される領域の互いの対向する端部の間隔が20μm以上であってもよい。

また、前記陰極電極と前記一方の配線が形成される領域の互いの対向する端部の間隔が20 μ m以上であってもよい。

さらに、前記隣接する2以上の画素にわたって連続して設けられた陰極電極は 短冊状に形成されており、前記短辺方向に延伸する少なくとも1つの陰極電極配 線をさらに有し、前記陰極電極配線に沿って並ぶ前記短冊状の陰極電極がそれぞ れ前記陰極電極配線と接続されてもよい。


さらに、前記陰極電極は、リチウム又はリチウム化合物と、アルミニウムとを 含む蒸着膜からなっていてもよい。

本発明のアクティブマトリクス有機EL表示装置の製造方法は、互いに交差する複数のデータ線及び走査線によってマトリクス状に区画された領域ごとに、有機EL素子と該有機EL素子を制御するためのポリシリコンTFTとが隣接して配置された画素が形成されるアクティブマトリクス有機EL表示装置の製造方法であって、基板上に前記ポリシリコンTFTを形成した後、少なくとも該ポリシリコンTFTの形成領域を覆う蒸着マスクを用いて、前記有機EL素子の陰極電極を電子ビーム蒸着法により前記基板上に形成することを特徴とする。

上記の場合、前記陰極電極を前記データ線方向又は走査線方向に隣接する2以上の画素にわたって連続するように短冊状に形成してもよい。

また、前記有機EL素子は発光領域を含み、前記陰極電極を前記隣接する2つ以上の画素の前記発光領域を囲む、または、覆うように形成してもよい。

さらに、前記ポリシリコンTFTの形成前に、前記陰極電極の短辺方向に延伸 する少なくとも1つの陰極電極配線を前記基板上に形成しておき、前記短冊状の



陰極電極を形成する際に、該形成される短冊状の陰極電極のそれぞれと前記陰極 電極配線とをコンタクトホールにより接続してもよい。

また、前記陰極電極を、リチウム又はリチウム化合物と、アルミニウムとを含む材料を用いて形成してもよい。

以上のとおりの本発明のアクティブマトリクス有機EL表示装置及び製造方法においては、陰極電極は、画素回路を構成するポリシリコンTFT形成領域上には形成されないようになっている。この構成によれば、蒸着工程において、ポリシリコンTFTを蒸着マスクにより保護することができ、X線の影響によるポリシリコンTFT特性の劣化を防止することができる。この結果、量産性に優れた電子ビーム蒸着装置を用いることが可能となり、特性バラツキの少ない、設計要求性能を有するポリシリコンTFTにより構成される制御回路を具備する、スジやムラのない高画質の表示装置を実現することができる。

また、本発明においては、蒸着工程により形成される陰極電極は、ロウドライバ及びカラムドライバと画素回路とを接続する配線(データ線や走査線)上には形成されないようになっている。この構成によれば、配線と陰極電極間に発生する容量を少なくすることができ、ドライバを低電力で高速に動作させることができる。この結果、フレーム周波数を高く設定することができ、フリッカの少ない高速動画対応可能な表示装置を実現することができる。

#### 図面の簡単な説明

図1aは、従来のアクティブマトリクス有機EL表示装置の構造を示す平面図である。

図1bは、図1aのB-B'線による断面図である。

図2aから図2eは、従来のアクティブマトリクス有機EL表示装置の製造工 程を示す断面図である。

図3aから図3dは、従来のアクティブマトリクス有機EL表示装置の製造工程を示す断面図である。




図4aから図4cは、従来のアクティブマトリクス有機EL表示装置の製造工程を示す断面図である。

図5は、従来のアクティブマトリクス有機EL表示装置の等価回路図である。

図6は、従来のアクティブマトリクス有機EL表示装置の問題点を説明するための図であり、X線被爆によるTFTのゲート電圧の変化を示す図である。

図7 a は、本発明の第1の実施例であるアクティブマトリクス有機EL表示装置の概略構成を模式的に示すブロック図である。

図7bは、図7aに示すアクティブマトリクス有機EL表示装置の1画素の構成を示す図である。

図8は、本発明の第1の実施例であるアクティブマトリクス有機EL表示装置 の構造を示す平面図である。

図9 a 及び図9 b は、本発明の第1の実施例であるアクティブマトリクス有機 E L表示装置の製造工程の一部を示す断面図である。

図10は、本発明の第2の実施例であるアクティブマトリクス有機EL表示装置の構造を示す平面図である。

### 発明を実施するための最良な形態

以下、本発明の好ましい実施の形態について図面を参照して詳細に説明する。

本発明の一実施形態であるアクティブマトリクス有機EL表示装置は、ガラス基板上に、マトリクス状に配列された有機EL素子と、各々の有機EL素子を制御するポリシリコンTFTを含む画素回路と、画素回路を制御するロウドライバ及びカラムドライバとを備え、陰極電極を、金属板に開口を形成した蒸着マスクと電子ビーム蒸着源とを用いて、ポリシリコンTFT上又はポリシリコンTFT上及びロウ側配線上を除く領域に、ロウ側配線方向に連続する2以上の画素の発光部を囲むように形成した構造になっている。ロウドライバ又はカラムドライバと画素回路とを接続する配線やロウ側配線上に陰極電極を形成しない構造とすることで、配線と陰極電極との間の容量を低減し、また、ポリシリコンTFTを蒸着マスクで覆って陰極電極を形成することで、電子ビーム蒸着源からのX線によ



るTFT特性の劣化を防止することができる。

以下に、本発明の実施形態について、実施例1、2を挙げて具体的に説明する。 [実施例1]

本発明の第1の実施例に係るアクティブマトリクス有機EL表示装置の構成及びその製造方法について説明する。図7 a は、本発明の第1の実施例であるアクティブマトリクス有機EL表示装置の構成を説明するための図で、表示領域全体を含むブロック図である。図7 b は、図7 a の1つの画素(サブ画素)の部分拡大図である。また、図8 は、本第1の実施例に係るアクティブマトリクス有機EL表示装置の構造を示す平面図であり、図9 a 及び図9 b は、その製造工程の一部を説明するための、図8の線A-A'による断面図である。

以下の説明では、説明を容易とするため、有機EL素子の劣化を防ぐ封止構造及び封止に関する製造工程、ポリシリコンTFTと有機EL素子等からなるガラス基板(以下、表示基板と呼ぶ。)と外部電源とのFPC(フレキシブルプリント回路)などからなる電気的接続構造及びその製造工程、並びに表示基板への電力供給及び信号入力のための回路等に関する説明は省略する。

図7 a 及び図7 b に示すように、本実施例のアクティブマトリクス有機E L表示装置では、1 画素を構成する R G B の 3 原色にそれぞれ対応したサブ画素の各々に形成される有機E L素子 7 a は、横(行)方向に並んで配列されており、その形状は、図面上で上下方向に長い長方形の形状になっている。図面上、各サブ画素の有機E L素子 7 a の上側には、それぞれ有機E L素子 7 a を制御する画素回路 3 が配置されている。このような構成の画素がマトリクス状に配列されて表示領域が形成されており、この表示領域の左右両側に、行を選択するためのロウドライバ1 a が配置されている。表示領域の下側には、列を選択し、各サブ画素の輝度を制御するためのカラムドライバ 2 a が配置されている。これらロウドライバ1 a 及びカラムドライバ 2 a によって画素が選択されるとともに、その選択された画素は各々輝度が制御されて発光することにより表示機能を果たす。

各サブ画素に形成される有機EL素子の陰極電極7は、各行に独立して形成さ



れている。この陰極電極7は、図8に示すように、ポリシリコン形成領域10aを含む画素回路3上には形成されておらず、ロウドライバ1aの配線方向に連続する2以上の画素の有機EL素子発光領域5上、及びこれら発光領域5間に配置されるカラムドライバ2aの配線上に形成されている。陰極電極7の電気的接続は、表示領域とロウドライバ形成領域間に形成された陰極電極配線4に設けたコンタクトホール6により行う。ロウドライバ1aから画素回路3への配線と陰極電極配線7とは、電気的独立が確保された多層配線構造よりなる。

なお、図7a、図7b及び図8に示した構造は一例であり、各々の画素における有機EL素子発光領域5や画素回路3の配置、RGB3原色のサブ画素の配列、ロウドライバ1a、カラムドライバ2a、陰極電極配線4の配置等は、設計に応じて任意に設定することができる。また、陰極電極7と陰極電極配線4との接続は、各々の画素(すなわち、3つの隣接するサブ画素)の1辺で行っても対向する2辺で行ってもよい。

次に、上記構成のアクティブマトリクス有機EL表示装置の製造手順について、 図8、図9a及び図9bの工程断面図を用いて説明する。

図9 a に示すように、本実施例のアクティブマトリクス有機E L表示装置の表示基板には、低温ポリシリコンTFT製造技術を用いて形成されたポリシリコンTFT及びその他の素子からなる画素回路 3 やゲート線 1 1、データ線 1 2、電力供給線 8、陰極電極配線 4 等の各種配線が形成される。

画素回路3は、アモルファスシリコンをレーザアニール法やランプアニール法により結晶化するポリシリコン層形成技術や、半導体製造技術で良く知られた成膜、パターニング、エッチング技術及びその他の技術を用いて形成することができる。具体的には、画素回路3は次のようにして形成する。まず、ガラス等の透光性の基板上にCVD法を用いてシリコン酸化膜等の絶縁膜を形成し、その上にアモルファスシリコンを堆積し、不純物ドーピング工程及びレーザアニール等のポリシリ化工程を行った後、レジスト塗布、露光、エッチング工程を経て、TFT形成領域にポリシリコン10を形成する。次に、シリコン酸化膜等からなるゲ




ート絶縁膜とWSi(タングステンシリサイド)等を順次堆積し、同様にPR (フォトレジスト) 塗布とエッチングを施してゲート電極、ゲート配線11を形成した後、不純物ドーピングを施すことによりポリシリコンTFTを形成する。そして、CVD法を用いてシリコン酸化膜等からなる層間絶縁膜を堆積した後、PR塗布及びエッチングによりコンタクトホールを形成し、その上にA1等を堆積してPR塗布とエッチングを施してソース/ドレイン電極、データ線12、電力供給線8、陰極電極配線4等を形成する。

なお、基板上にポリシリコンTFTを形成する前に、TFT形成領域下層にW Siや金属等を堆積して遮光膜を形成してもよい。また、図9aに示した構造例 では、ゲート線(走査線)11と、データ線12や陰極電極配線4等の配線とを、 層間絶縁膜(絶縁層9a)を介して積層しているが、図1及び図2に示した従来 の技術のように、これらの配線を同一層に形成してその交差部をブリッジにより 接続する構造としてもよい。


上述のようにしてポリシリコンTFTや各種配線を形成した基板上に、各有機 E L 素子 7 a の陽極 1 3 となる I T O (Indium-Tin 0xide) 電極を形成した後、 有機 E L 素子発光領域 5 が開口し、そのエッジがテーパ状になった絶縁層 9 b を、 C V D 等による酸化膜層形成及び等方性エッチング技術により、または光感光性 レジストのキュアによるエッジ鈍化技術により形成する。その際、本実施例では、 画素毎に陰極電極 7 を分離して形成するため、各々の陰極電極 7 を陰極電極配線 4 で接続するためのコンタクトホール 6 も同時に形成する。陰極電極 7 の段切れを防止するために、このコンタクトホール 6 のエッジもテーパ状に加工する。その後、有機 E L 素子構造として公知である正孔注入層、正孔輸送層、発光層及び 電子輸送層を順に蒸着技術等で形成し有機層 1 4 を形成する。この有機層 1 4 は、正孔輸送層/発光層/電子輸送層、正孔輸送層/発光層/電子注入層あるいは発光層単独のいずれの構造でもよい。また、マトリクスカラー表示の 場合は、画素ごとに発光層の材質を変えて積層する。

次に、図9bに示すように、例えば、Li又はLi化合物とAlとからなる陰



極電極7を、蒸着技術を用いて形成する。ここで、従来のアクティブマトリクス 有機EL表示装置では、陰極電極7(図1の陰極4305、図4の陰極149及 び保護電極150)を表示領域全面に形成するため、陰極電極7と、ロウドライ バ1a及びカラムドライバ2aと画素回路3とを接続する配線との間に形成され る容量により、信号が遅延して応答特性が劣化するという問題や、電子ビーム蒸 着におけるX線の影響でポリシリコンTFTの特性が劣化するという問題があっ た。本実施例では、これらの問題を同時に解決するために、陰極電極7を表示領 域全面に形成するのではなく、図8に示すように、ポリシリコンTFTや接続配 線を含む画素回路3から所定の距離だけ離れた領域(具体的には、ポリシリコン 形成領域10aからL1だけ離れた領域)に形成する。その際、画素回路3上に 陰極電極7が形成されないようにするために、画素回路3上を覆い隠す必要があ る。しかし、陰極電極7の下層には有機層14が形成されているため、レジスト パターンを用いて選択的に陰極電極7を形成することはできない。そこで、本実 施例では、アンバーなどの金属板からウェットエッチング技術を用いて形成され る蒸着マスクを用いて陰極電極7を形成する。具体的には、基板上に蒸着マスク を位置合わせして設置し、その上から、例えば膜厚が500mm程度のLi又は Li化合物とAlとを堆積(例えば、リチウム0.1wt%アルミニウム共蒸 着)する。このようにして蒸着マスクを用いて陰極電極7を形成するが、そのパ ターンは、図8に示した構成の場合は、各行(RGB3原色の各サブ画素)のE L素子発光領域5及び陰極電極配線4上の各コンタクトホール6を含むような短 冊形状となる。また、陰極電極7は、各コンタクトホール6を介して陰極電極配 線4と電気的に接続する。その後、必要に応じて、保護電極やパッシベーション 膜を形成して表示基板を完成する。

上記のような蒸着マスクを用いて、ポリシリコンTFTや接続配線を含む画素 回路3を保護することにより、陰極電極7と接続配線間の容量の発生を防止する ことができると共に、X線によるポリシリコンTFTの特性劣化の恐れが無いた め、陰極電極7を形成するための蒸着工程に、良質な蒸着膜が得られる電子ビー



ム蒸着源を用いることができので、有機EL素子の特性の均一性向上、量産性向上を図ることができる。なお、蒸着マスクとしては、強度を維持するために通常、50μm程度の膜厚を有するものを使用することが望ましい。この程度の膜厚の金属であれば、電子ビーム蒸着源から発生するX線を十分に吸収することができる。


上述のようにして形成されたアクティブマトリクス有機EL表示装置では、ロウ側配線及びカラム側配線により選択された任意の一画素は、電力供給線8から陽極13を通じて、また、陰極電極配線4を通じて、陰極電極7から有機EL層に電圧が印加される。これにより、所望の輝度で任意の有機EL素子を発光させることができ、表示装置としての機能を実現することができる。

なお、図8の例では、設計通りの位置に陰極電極7が形成された場合を図示しており、ポリシリコン形成領域10aと陰極電極7の間の距離(L1及びL2)は同じ距離とされている。実際に表示装置を製作する場合、陰極電極形成領域は、ガラス基板上に形成したポリシリコン形成領域10aと目ズレが生じる可能性がある。そこで、目ズレが生じても陰極電極7がポリシリコン形成領域10aと平面上重ならないように、ポリシリコン形成領域10aと陰極電極7間の距離(L1及びL2)を設定する必要がある。現状の蒸着技術では上記目ズレが20μm程度発生することを考慮すると、ポリシリコン形成領域10aと陰極電極7の間の距離(L1及びL2)は、20μm以上に設定することが好ましい。

#### [実施例2]

次に、本発明の第2の実施例に係るアクティブマトリクス有機EL表示装置及びその製造方法について説明する。図10は、本発明の第2の実施例に係るアクティブマトリクス有機EL表示装置の構造を示す平面図である。

上述した第1の実施例のものでは、陰極電極7を画素回路3と重ならないように形成したが、配線と陰極電極7間の容量を更に低減するためには、陰極電極が極力、配線と重ならないように形成することが好ましい。そこで、本実施例では、陰極電極7は、ポリシリコン形成領域10a及びロウ側配線(ゲート配線11)



の双方と重ならない領域に形成される。

本実施例のアクティブマトリクス有機EL表示装置の製造方法は、基本的には、上述した第1の実施例の場合と同様であるが、行毎に、有機EL素子発光領域5及び陰極電極配線4上のコンタクトホール6を含む短冊形状の陰極電極7を形成する。この場合も、蒸着マスクを用いて、電子ビーム蒸着によりLi又はLi化合物とAlとからなる陰極電極7を形成する。なお、ポリシリコン形成領域10aと陰極電極7との距離(L1)及びロウ側配線(ゲート配線11)と陰極電極7との距離(L3)も、目ズレを考慮して20μm以上となるように設定することが望ましい。

本実施例においても、蒸着マスクによりポリシリコンTFTを保護しているので、電子ビーム蒸着の際のポリシリコンTFTの特性劣化を防止することができる。よって、良質な蒸着膜が得られる電子ビーム蒸着源を用いることが可能となり、有機EL素子の特性の均一性向上、量産性向上を図ることができる。また、陰極電極7がロウ側配線(ゲート配線11)よりも画素側に形成されるため、第1の実施例に比べて、有機EL発光領域5は小さくなるものの、陰極電極7とロウ側配線間の容量を少なくすることができるので、更なる高速動作への対応が可能となる。

以上説明した各実施例では、有機EL発光領域5及び画素回路3が各画素内で同様に配置されているため、陰極電極7は単純な短冊形状としたが、本発明は、そのような形状に限定されるものではない。陰極電極7は、ポリシリコンTFTを含む画素回路3やゲート線11等のロウ側配線と相重ならない形状であれば、どのような形状にしてもよい。但し、蒸着マスクは、フォトマスクと異なり、正確な寸法で形成することが困難であり、また、位置合わせも難しいことから、極力単純な形状とすることが好ましく、蒸着マスクの形状を単純化できるように、画素回路3の配置や画素の配列方向等を考慮してレイアウトすることが好ましい。

以上説明した本発明のアクティブマトリクス有機EL表示装置及びその製造方法によれば、以下のような効果を奏する。

第1の効果は、特性ばらつきの少ない、設計要求性能を有するポリシリコンT FTにより構成された制御回路を具備するため、スジやムラのない高画質の表示装置を実現することができる、ということである。その理由は、蒸着工程により形成される陰極電極を、ポリシリコンTFT形成領域上には形成しないようにしたからである。つまり、蒸着工程において、ポリシリコンTFTは蒸着マスクにより保護されるため、電子ビーム蒸着源を用いたことで基板がX線被爆したとしても、ポリシリコンTFTの諸特性には影響せず、設計通りの特性から得られる表示画質を提供することができるからである。

第2の効果は、フレーム周波数を高く設定することができ、フリッカの少ない、 高速動画対応可能な表示装置を実現することができるということである。その理 由は、陰極電極をロウドライバ及びカラムドライバからの配線上やロウ側配線上 に形成しないことにより、これらの配線と陰極電極間に発生する容量を低減した からである。この結果、フレーム周波数を高く設定することが可能となり、フリ ッカの少ない高速動画対応可能な表示装置を実現することができる。また、容量 の低減によりドライバを低電力で動作させることが可能となり、表示装置の低消 費電力化を図ることができる。



## 請求の範囲

1. 互いに交差する複数のデータ線及び走査線によってマトリクス状に区画された領域ごとに、有機EL素子と該有機EL素子を制御するためのポリシリコンTFTとが隣接して配置された画素が形成されるアクティブマトリクス有機EL表示装置であって、

前記有機EL素子の陰極電極が、少なくとも前記ポリシリコンTFT上の領域を除く領域に設けられているアクティプマトリクス有機EL表示装置。

- 2. 前記陰極電極が、前記データ線方向又は走査線方向に隣接する2つ以上の画素にわたって連続して設けられている、請求項1に記載のアクティブマトリクス有機EL表示装置。
- 3. 前記有機EL素子は発光領域を含み、前記陰極電極が、前記隣接する 2つ以上の画素の前記発光領域を囲む、または、覆うように形成されている、請 求項2に記載のアクティブマトリクス有機EL表示装置。
- 4. 前記陰極電極が、前記ポリシリコンTFT上の領域を除く領域で、かつ、前記画素の領域を区画するデータ線及び走査線のいずれか一方の配線上の領域を除く領域に設けられている、請求項1に記載のアクティブマトリクス有機EL表示装置。
- 5. 前記陰極電極が、前記一方の配線方向に隣接する2つ以上の画素にわたって連続して設けられている、請求項4に記載のアクティブマトリクス有機E L表示装置。
- 6. 前記有機EL素子は発光領域を含み、前記陰極電極が、前記隣接する 2つ以上の画素の前記発光領域を囲む、または、覆うように形成されている、請 求項5に記載のアクティブマトリクス有機EL表示装置。
- 7. 互いに交差する複数のデータ線及び走査線によってマトリクス状に区 画された領域ごとに、有機EL素子を含む画素が形成されるアクティブマトリク ス有機EL表示装置であって、

前記有機EL素子の陰極電極が、少なくとも前記画素の領域を区画するデータ 線及び走査線のいずれか一方の配線上の領域を除く領域に、該一方の配線方向に 隣接する2つ以上の画素にわたって連続して設けられているアクティブマトリク ス有機EL表示装置。

- 8. 前記有機EL素子は発光領域を含み、前記陰極電極が、前記隣接する 2つ以上の画素の前記発光領域を囲む、または、覆うように形成されている、請 求項7に記載のアクティブマトリクス有機EL表示装置。
- 9. 前記陰極電極と前記ポリシリコンTFTが形成される領域の互いの対向する端部の間隔が  $20 \mu$  m以上である、請求項 1 から 6 のいずれか 1 項に記載のアクティブマトリクス有機 E L表示装置。
- 10. 前記陰極電極と前記一方の配線が形成される領域の互いの対向する端部の間隔が20μm以上である、請求項4から8のいずれか1項に記載のアクティブマトリクス有機EL表示装置。
- 11. 前記隣接する2以上の画素にわたって連続して設けられた陰極電極は短冊状に形成されており、

前記短辺方向に延伸する少なくとも1つの陰極電極配線をさらに有し、

前記陰極電極配線に沿って並ぶ前記短冊状の陰極電極がそれぞれ前記陰極電極 配線と接続されている、請求項2、3、5から8のいずれか1項に記載のアクティブマトリクス有機EL表示装置。

- 12. 前記陰極電極が、リチウム又はリチウム化合物と、アルミニウムとを含む蒸着膜からなる、請求項1から8のいずれか1項に記載のアクティブマトリクス有機EL表示装置。
- 13. 互いに交差する複数のデータ線及び走査線によってマトリクス状に 区画された領域ごとに、有機EL素子と該有機EL素子を制御するためのポリシ リコンTFTとが隣接して配置された画素が形成されるアクティブマトリクス有 機EL表示装置の製造方法であって、

基板上に前記ポリシリコンTFTを形成した後、少なくとも該ポリシリコンT



FTの形成領域を覆う蒸着マスクを用いて、前記有機EL素子の陰極電極を電子 ビーム蒸着法により前記基板上に形成する工程を含むアクティブマトリクス有機 EL表示装置の製造方法。

- 14. 前記陰極電極を前記データ線方向又は走査線方向に隣接する2以上の画素にわたって連続するように短冊状に形成する工程を含む、請求項13に記載のアクティブマトリクス有機EL表示装置の製造方法。
- 15. 前記有機EL素子は発光領域を含み、前記陰極電極を前記隣接する 2つ以上の画素の前記発光領域を囲む、または、覆うように形成する工程を含む、 請求項14に記載のアクティブマトリクス有機EL表示装置の製造方法。
- 16. 前記ポリシリコンTFTの形成前に、前記陰極電極の短辺方向に延伸する少なくとも1つの陰極電極配線を前記基板上に形成しておき、前記短冊状の陰極電極を形成する際に、該形成される短冊状の陰極電極のそれぞれと前記陰極電極配線とをコンタクトホールにより接続する工程を含む、請求項14に記載のアクティブマトリクス有機EL表示装置の製造方法。
- 17. 前記陰極電極を、リチウム又はリチウム化合物と、アルミニウムとを含む材料を用いて形成する工程を含む、請求項13から16のいずれか1項に記載のアクティブマトリクス有機EL表示装置の製造方法。

図 1 a









図1 b

















# 図3 a







## 図3 d






図4 a








図 5






図 6



ゲート電圧

図7 a






図8




図 9 a




図9 b





図10





International application No.

PCT/JP03/08835

A. CLAS Int	A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> H05B33/26, H05B33/10, H05B33/14, G09F9/30					
According	According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELD	OS SEARCHED					
Minimum o Int	Minimum documentation searched (classification system followed by classification symbols) Int.Cl <sup>7</sup> H05B33/00-33/28, G09F9/30, G02F1/136					
Documenta	ation searched other than minimum documentation to the	extent that such documents are included	in the fields searched			
Koka	Jitsuyo Shinan Koho1922-1996Jitsuyo Shinan Toroku Koho1996-2003Kokai Jitsuyo Shinan Koho1971-2003Toroku Jitsuyo Shinan Koho1994-2003					
Electronic	data base consulted during the international search (nam	e of data base and, where practicable, sea	rch terms used)			
,			•			
			•			
C. DOCU	JMENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap		Relevant to claim No.			
Y	JP 11-24604 A (Seiko Epson C 29 January, 1999 (29.01.99),	orp.),	1-17			
	Page 3, right column, lines 1 column, lines 42 to 50, right page 7, left column, line 1;	column, line 32 to				
	lines 20 to 42					
	& WO 99/01857 A & EP & CN 1237258 A & US	932137 A 6194837 B				
		2000068382 A				
Y	JP 2000-231346 A (Sanyo Elec 22 August, 2000 (22.08.00), Page 3, left column, line 40		1–17			
	column, line 22; Figs. 1, 9		•			
	& EP 1028471 A & KR & TW 441222 A	2001014475 A				
	1					
_						
			•			
	her documents are listed in the continuation of Box C.	See patent family annex.				
* Special categories of cited documents:  "A" later document published after the international filing date priority date and not in conflict with the application but cit			he application but cited to			
"E" earlie	F					
	nent which may throw doubts on priority claim(s) or which is	considered novel or cannot be considered step when the document is taken alone				
specia	to establish the publication date of another citation or other al reason (as specified) nent referring to an oral disclosure, use, exhibition or other	"Y" document of particular relevance; the considered to involve an inventive ste	claimed invention cannot be p when the document is			
mean		combined with one or more other such combination being obvious to a person document member of the same patent	n skilled in the art			
than the priority date claimed						
Date of the actual completion of the international search  08 August, 2003 (08.08.03)  Date of mailing of the international search report  26 August, 2003 (26.08.03)						
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No.		Telephone No.				
- worthing 11U.		,				





## International application No.

PCT/JP03/08835

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 8-184857 A (Sharp Corp.), 16 July, 1996 (16.07.96), Claim 2; page 5, right column, line 1 to page 7, right column, line 19; Figs. 1 to 8 (Family: none)	1-17
Y	JP 2-150823 A (Hitachi, Ltd.), 11 June, 1990 (11.06.90), Full text (Family: none)	1-17
Y	JP 4-366819 A (NEC Corp.), 18 December, 1992 (18.12.92), Full text (Family: none)	1-17



#### 国際調査報告

国際出願番号 PCT/JP03/08835

A. 発明の属する分野の分類(国際特許分類(IPC))

Int. C1' H05B33/26, H05B33/10, H05B33/14, G09F9/30

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl' H05B33/00-33/28, G09F9/30, G02F1/136

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2003年

日本国実用新案登録公報

1996-2003年

日本国登録実用新案公報

1994-2003年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献				
引用文献の		関連する		
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号		
Y	JP 11-24604 A (セイコーエプソン株式会社) 1999.01.29,第3頁右欄15行-28行, 第6頁左欄42行-50行,第6頁右欄32行-第7頁左欄1行, 第8頁左欄20行-42行	1-17		
	&WO99/01857 A			
İ	&EP 932137 A			
	&CN 1237258 A			
	&US 6194837 B &US 6545424 B &KR 2000068382 A			

### X C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- \* 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献

郵便番号100-8915 東京都千代田区霞が関三丁目4番3号

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの

9529

「&」同一パテントファミリー文献

国際調査を完了した日 08.08.03 国際調査報告の発送日 26.08.03 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 2 V 9 今関 雅子



## 国際調査報告

## 国際出願番号 PCT/JP03/08835

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2000-231346 A (三洋電機株式会社) 2000.08.22, 第3頁左欄40行-第4頁右欄22行,図1,図9 &EP 1028471 A &KR 2001014475 A &TW 441222 A	1-17
Y	JP 8-184857 A (シャープ株式会社) 1996.07.16, 請求項2,第5頁右欄1行-第7頁右欄19行,図1-8 (ファミリーなし)	1-17
Y	JP 2-150823 A (株式会社日立製作所) 1990.06.11,全文 (ファミリーなし)	1-17
Y	JP 4-366819 A (日本電気株式会社) 1992.12.18,全文 (ファミリーなし)	1-17
	·	

様式PCT/ISA/210 (第2ページの続き) (1998年7月)